- f -

• float32v : simdpp
• float32v4 : simdpp
• float32x4 : simdpp
• float32x8 : simdpp
• float64v : simdpp
• float64v2 : simdpp
• float64v4 : simdpp
• float64x2 : simdpp
• float64x4 : simdpp

- g -

• GetArchCb : simdpp

- i -

• int16v : simdpp
• int16v2 : simdpp
• int16v4 : simdpp
• int16x16 : simdpp
• int16x8 : simdpp
• int32v : simdpp
• int32v2 : simdpp
• int32v4 : simdpp
• int32x4 : simdpp
• int32x8 : simdpp
• int64v : simdpp
• int64v2 : simdpp
• int64v4 : simdpp
• int64x2 : simdpp
• int64x4 : simdpp
• int8v : simdpp
• int8v2 : simdpp
• int8v4 : simdpp
• int8x16 : simdpp
• int8x32 : simdpp

- m -

• mask_float32v : simdpp
• mask_float32v2 : simdpp
• mask_float32v4 : simdpp
• mask_float32x4 : simdpp
• mask_float32x8 : simdpp
• mask_float64v : simdpp
• mask_float64v2 : simdpp
• mask_float64v4 : simdpp
• mask_float64x2 : simdpp
• mask_float64x4 : simdpp
• mask_int16v : simdpp
• mask_int16v2 : simdpp
• mask_int16v4 : simdpp
• mask_int16x16 : simdpp
• mask_int16x8 : simdpp
• mask_int32v : simdpp
• mask_int32v2 : simdpp
• mask_int32v4 : simdpp
• mask_int32x4 : simdpp
• mask_int32x8 : simdpp
• mask_int64v : simdpp
• mask_int64v2 : simdpp
• mask_int64v4 : simdpp
• mask_int64x2 : simdpp
• mask_int64x4 : simdpp
• mask_int8v : simdpp
• mask_int8v2 : simdpp
• mask_int8v4 : simdpp
• mask_int8x16 : simdpp
• mask_int8x32 : simdpp

- u -

• uint16v : simdpp
• uint16v2 : simdpp
• uint16v4 : simdpp
• uint16x16 : simdpp
• uint16x8 : simdpp
• uint32v : simdpp
• uint32v2 : simdpp
• uint32v4 : simdpp
• uint32x4 : simdpp
• uint32x8 : simdpp
• uint64v : simdpp
• uint64v2 : simdpp
• uint64v4 : simdpp
• uint64x2 : simdpp
• uint64x4 : simdpp
• uint8v : simdpp
• uint8v2 : simdpp
• uint8v4 : simdpp
• uint8x16 : simdpp
• uint8x32 : simdpp